IF50.5｜毫开尔文CMOS芯片实现自旋量子比特控制

在量子比特旁放置10万晶体管CMOS芯片，单双量子比特门性能几乎不受影响。

这篇按生信解读号的读法拆：先看背景和问题，再看作者怎么做、做出了哪几条硬发现，最后把数据和代码收走。

研究背景

自旋量子比特因其亚微米尺寸和与硅基VLSI工艺的兼容性，被视为实现大规模量子计算的有力候选。然而，每个物理量子比特需要多条控制线，随着比特数增加，连接密度成为扩展的主要瓶颈。将控制电路与量子比特在毫开尔文温度下集成，可大幅减少互连复杂度，但CMOS电路产生的热量和电串扰可能干扰敏感的量子操作，尤其是基于交换耦合的两比特门。此前已有在4K温区集成控制的尝试，但长电缆连接限制了扩展性。

科学问题

卡在哪里： 此前研究未在毫开尔文温区直接集成CMOS控制电路，且缺乏对单、双量子比特门性能影响的系统评估。热量和电噪声对交换耦合两比特门的影响尚不明确。

本文要回答： 验证异构集成的毫开尔文CMOS芯片能否在不显著降低性能的前提下，控制硅自旋量子比特并执行通用逻辑操作。

技术路线

作者主要用了：异构集成、电荷锁定快速门、全局微波场、随机基准测试、DCZ门。

作者将28nm FDSOI工艺的cryo-CMOS芯片与硅MOS量子比特芯片封装在同一电路板上，通过引线键合连接。CMOS芯片包含32个电荷锁定快速门（CLFG）单元，可产生快速电压脉冲。首先用室温控制建立单比特门和两比特DCZ门的性能基线，然后切换到cryo-CMOS控制，比较随机基准测试保真度、相干时间和交换振荡可见度。此外，利用全局微波场和J门诱导的Stark位移实现单比特寻址，展示无需逐比特微波源的扩展控制方案。

图 1　Fig. 1。图1展示了异构集成方案：cryo-CMOS芯片与量子比特芯片同板安装并引线键合，所有其他控制系统在室温。电子显微照片显示硅MOS量子器件，32个CLFG单元中一个连接J门控制耦合，另一个连接B门作为额外势垒。该图强调芯片级集成和电荷锁定快速门电路结构，是全文技术基础。

核心亮点

亮点 1｜单比特门保真度仅下降0.07%

使用随机基准测试对比室温控制和cryo-CMOS控制下的单比特门保真度，发现cryo-CMOS控制导致保真度轻微下降约0.07%。该差异可能源于CMOS芯片的寄生加热，而非电噪声。相干时间T2*的测量也显示类似的小幅降低，与制冷机基座温度升高相关。这表明在单比特操作层面，毫开尔文CMOS控制的影响可忽略。

图 2　Fig. 2。图2对比室温与cryo-CMOS控制下的单比特性能。a为室温控制的拉比振荡；b为不同cryo-CMOS条件下的随机基准测试，显示保真度仅轻微下降；c为T2随CMOS上电状态的变化，与d中制冷机温度升高相关。该图证明单比特门对CMOS噪声不敏感，性能下降主要源于热效应。*

亮点 2｜全局微波场实现单比特寻址

利用J门施加的直流Stark位移（约1 MHz/10 mV），将量子比特共振频率调谐至全局微波场频率，实现无需逐比特微波源的旋转控制。通过校准Stark位移并施加固定时长的J门脉冲，演示了拉比振荡和Ramsey相干时间测量。该方案仅需室温提供单一微波音调，cryo-CMOS产生基带脉冲，大幅简化了扩展所需的微波硬件。

图 3　Fig. 3。图3展示全局微波场控制方案。a为ESR谱随J门电压的变化，显示Q2的Stark位移；b为脉冲序列示意图；c为Q2的拉比振荡；d为Ramsey相干时间。该图说明利用Stark位移可实现无逐比特微波源的寻址，且cryo-CMOS脉冲足以驱动相干操作。

亮点 3｜两比特DCZ门在CMOS控制下保持相干

在cryo-CMOS控制下执行去耦受控相位门（DCZ），观察到与室温控制相似的交换振荡行为，证明毫开尔文CMOS可支持两比特纠缠操作。通过移除自旋回波脉冲，测量宽频噪声敏感的T2,CZ*，发现cryo-CMOS控制下该参数仅下降约20%，且该下降与CMOS时钟频率升高导致的温度上升相关，而非额外电噪声。这表明异构集成方案对噪声敏感的两比特门影响有限。

图 4　Fig. 4。图4对比室温与cryo-CMOS控制下的两比特DCZ门。a为室温下交换振荡；b为相同VJ下室温与cryo-CMOS的振荡对比，可见相似行为；c为移除自旋回波后的宽频噪声测量，显示T2,CZ略有下降；d为不同CMOS条件下的T2,CZ比较，表明下降与时钟频率和温度相关，而非电噪声。

亮点 4｜10万晶体管芯片热管理可优化

CMOS芯片包含约10万晶体管，数字部分功耗约几十微瓦，每个CLFG单元在100 mV脉冲幅度下功耗约20 nW/MHz。当前未采取热隔离措施，芯片与量子比特直接引线键合导致寄生加热，使量子器件电子温度升高。作者指出通过分离冷却路径可进一步抑制热效应，为未来扩展提供热管理方向。

生信可带走

这一块是给做分析的人用的，不是科普点缀。

• 方法栈： 异构集成、电荷锁定快速门、全局微波场、随机基准测试、DCZ门
• 公开数据： 原文未给出公开组学登录号
• 代码： 原文未给出公开 GitHub/GitLab 仓库
• 谁该点开原文： 从事量子计算硬件、低温电子学或自旋量子比特控制的研究人员。

带走一句

异构集成cryo-CMOS可在不显著牺牲量子比特性能的前提下实现控制，为扩展自旋量子比特系统提供了可行路径。