IF50.5｜标准硅晶体管实现突触与神经行为

单个CMOS晶体管在浮体偏置下即可模拟神经与突触功能，无需新材料。

这篇按生信解读号的读法拆：先看背景和问题，再看作者怎么做、做出了哪几条硬发现，最后把数据和代码收走。

研究背景

硬件人工神经网络（ANN）因存算一体而具有高能效优势，其核心组件是模拟神经元阈值发放和突触权重可塑性的电子器件。目前最先进的神经形态芯片如Intel Loihi2和IBM NorthPole采用CMOS电路实现，但每个神经元至少需要18个晶体管，每个突触需要6个晶体管，导致面积和成本开销巨大。新兴忆阻器等器件虽可缩小尺寸，但存在可靠性、变异性和CMOS集成难题。因此，在成熟CMOS平台上寻找更简洁的神经元和突触实现方案成为重要方向。

科学问题

卡在哪里： 已有研究尝试用浮栅晶体管或部分耗尽绝缘体上硅晶体管实现神经元，但突触功能受限，且制造复杂、集成密度低。标准体硅MOSFET在传统工作模式下无法同时实现神经元的阈值迟滞和突触的电阻可塑性，而利用寄生效应实现这些功能的研究尚属空白。

本文要回答： 本文旨在证明单个标准体硅MOSFET在特定非传统偏置下（浮体、穿通碰撞电离）能够模拟神经元的积分发放和突触的短期/长期可塑性，并构建一个两晶体管单元实现可调神经突触响应。

技术路线

作者主要用了：浮体MOSFET、穿通碰撞电离、脉冲测量、TCAD仿真、SPICE建模。

作者首先在n沟道MOSFET中利用浮体条件下的穿通碰撞电离产生迟滞和阈值行为，通过串联一个体偏置控制晶体管（VG2）调节体电阻，实现器件特性的可重复性。然后分别测试该两晶体管单元在神经元模式（脉冲发放、频率适应）和突触模式（短期可塑性、长期可塑性）下的性能，并用TCAD仿真验证物理机制。最后通过SPICE建模展示该单元在电路设计中的可行性。

图 1　Fig. 1。图1对比了传统CMOS神经元/突触电路（多晶体管）与新兴忆阻器方案，引出本文提出的单晶体管方案。左图展示ANN中神经元和突触的抽象功能，右图列举现有硬件实现，强调面积开销和集成挑战，为本文的简化方案提供动机。

核心亮点

亮点 1｜单晶体管神经元：阈值发放与高耐久

在浮体条件下，180 nm MOSFET在漏极电压2.5-3.5 V时发生穿通碰撞电离，产生陡峭的电流跳变（0.1-100 µA），呈现阈值和迟滞特性。通过串联体偏置控制晶体管（VG2=1.3-1.8 V），该行为在30个芯片上实现100%良率和极低器件间变异。在快速斜坡（80,000 V/s）下循环数百万次，电阻窗口保持稳定。脉冲发放能量低至415 pJ/µm，发放时间可在10 µs至2 ms间调节，耐久性超过1000万次循环。

图 2　Fig. 2。图2展示浮体MOSFET的等效电路和输出特性。接地体时（红线）为正常MOSFET特性；浮体时（蓝线）在VD=2.5-3.5 V出现电流跳变，归因于碰撞电离和穿通效应。通过串联体偏置控制晶体管（VG2）调节体电阻RB，可实现该现象的可重复性。

亮点 2｜NS-RAM单元：神经与突触模式可调

两晶体管单元（NS-RAM）通过调节VG2在纯神经行为（VG2>1.3 V）和神经突触行为（VG2<1.3 V）之间连续过渡。弛豫时间常数τr从约50 µs到数十毫秒可调，突触权重比（RHRS/RLRS）受栅压VG控制。在输入尖峰频率20 Hz至100 kHz范围内，发放时间可调超过4个数量级，可用于模拟耳蜗音频信号的拓扑映射等生物过程。

图 3　Fig. 3。图3展示两晶体管单元在神经元模式下的可调性。a图显示能量和发放时间随VG和Vspike的变化；b图显示通过VG2调节弛豫时间常数和突触权重比，实现从神经到神经突触的过渡；c图显示发放时间对输入尖峰频率和幅度的依赖；d图的热图展示了发放时间的广泛可调范围。

亮点 3｜单晶体管突触：短期可塑性与低变异

在完全浮体条件下，500 nm MOSFET采用双极脉冲方案实现突触权重更新：正脉冲增强（电阻降低），负脉冲抑制（电阻升高）。在90,000个增强/抑制循环（超过300万脉冲）中，有效位数Neff=14，非线性因子0.06（增强）和0.21（抑制），线性度良好。突触权重范围可通过栅压调节两个数量级（200 kΩ至20 MΩ），且可通过单个大抑制脉冲快速复位。短期遗忘时间常数在1-100 ms范围，与生物突触可塑性相当。

图 4　Fig. 4。图4展示单晶体管突触的短期可塑性。a图显示6个增强/抑制循环中突触电阻的详细变化；b图展示90,000次循环的累积分布函数，表明低变异和高线性度；c图显示突触权重范围可通过栅压调节；d图显示快速复位和约×10的更新范围；e图显示遗忘过程的指数衰减，时间常数1-100 ms。

亮点 4｜单晶体管突触：长期可塑性与高保持

通过直流扫描（0-5 V）实现双极突触更新，电阻比高达×12，与主流忆阻器相当。负向扫描（0至-3 V）可复位。在脉冲模式下（500 µs，+5 V/-3 V），器件在超过10^5次循环中保持>10倍的电阻比。至少6个电阻态在10^4秒（约2.8小时）内保持稳定，且在85°C高温下依然保持。机制归因于碰撞电离驱动的热载流子注入栅氧化层，导致阈值电压漂移，类似于浮栅存储器的写入/擦除。

图 5　Fig. 5。图5展示单晶体管突触的长期可塑性。a图显示不同栅压下ID-VD曲线的迟滞，电阻比达×12；b图显示通过控制负向扫描电压实现约×35的电阻比调节；c图显示至少6个电阻态在10^4秒内保持稳定；d-f图显示脉冲模式下超过10^5次循环的稳定开关，电阻比>10。

生信可带走

这一块是给做分析的人用的，不是科普点缀。

• 方法栈： 浮体MOSFET、穿通碰撞电离、脉冲测量、TCAD仿真、SPICE建模
• 公开数据： 原文未给出公开组学登录号
• 代码： 原文未给出公开 GitHub/GitLab 仓库
• 谁该点开原文： 从事神经形态计算、存内计算或新型器件研究的科研人员和芯片设计工程师。

带走一句

标准CMOS晶体管在浮体偏置下即可实现神经和突触功能，为神经形态计算提供了无需新材料、可立即集成到现有设计流程的解决方案。